בשנים האחרונות, עם ההתפתחות המהירה של מחשבים, רשתות דיגיטליות וטכנולוגיות טלוויזיה, הביקוש של אנשים לתמונות טלוויזיה באיכות גבוהה ממשיך לגדול, ותעשיית הרדיו והטלוויזיה במדינה שלי עברה התפתחות מהירה והתפתחות מהירה. שידורי הלוויין בטלוויזיה הדיגיטלית, שהושקה לפני ארבע שנים, יצרו כעת היקף ניכר. הקלטת וידאו דיגיטלית, אפקטים מיוחדים דיגיטליים, מערכות עריכה לא לינאריות, אולפנים וירטואליים, כלי שידור דיגיטליים, מערכי דיסקים קשיחים ברשת ומערכות השמעה דיגיטליות רובוטיות נכנסו ברציפות לתחנות טלוויזיה במעגל סגור ותחנות טלוויזיה עירוניות. הטלוויזיה הדיגיטלית הסטנדרטית SDTV/HDTV מופיעה כפרויקט גדול בתעשיית המחקר המדעי הלאומי, ושידור הפיילוט בוצע במגדל הרדיו והטלוויזיה המרכזי. נכון לעכשיו, הפקת תוכניות הטלוויזיה הדיגיטלית במדינתי ושידורי טלוויזיה דיגיטליים יבשתיים קודמו באופן אינטנסיבי, ו"תוכנית החמש-עשרה השנתיים "תהווה את תקופת ההכנה לשינוי הכולל של הטלוויזיה הדיגיטלית במדינה שלי, ושלב חשוב במעבר של מערכת השידור והטלוויזיה מאנלוגי לדיגיטלי.
עיצוב זה נועד להתמודד עם מגמה זו ולענות על הביקוש העצום בשוק לציוד שידור אותות וידיאו דיגיטלי מסוג ASI/SDI רב-ערוצי. זהו ציוד שידור אופטי המשתמש בטכנולוגיית ריבוב חלוקת זמן כדי להעביר במקביל שני אותות וידאו דיגיטליים מסוג ASI/SDI בסיב אופטי. עיצוב זה יכול להוות בסיס איתן לפיתוח ציוד שידור אותות דיגיטליים אסינכרוניים מהירים יותר בעתיד.
1. תוכנית יישום המערכת
האות הסידורי ASI/SDI מעוצב מחדש על ידי מעגל ההשוואה ומומר לקבוצה של אותות דיפרנציאליים; ואז השעון באות מופק דרך מעגל שחזור השעון לשימוש בפענוח וסנכרון של האות הבא; לאחר שעבר את מעגל הפענוח, האות המהיר הטורי הופך לאות במהירות מקבילה נמוכה כדי להתכונן לתהליך הריבוב החשמלי הבא; לבסוף, האות האסינכרוני מסונכרן עם השעון המרבב החשמלי המקומי באמצעות התאמת מעגל ה- FIFO, ובכך מממש את הכפלות החשמלית המקומית; לאחר מכן הוא מועבר לקצה המקבל באמצעות ההמרה החשמלית/אופטית של המודול האופטי. לאחר קבלת האות, הקצה המקבל עובר דרך סדרה של מעגלי המרה הפוכים כדי לשחזר את האות הטורי ASI/SDI המקורי כדי להשלים את כל תהליך השידור.
בעיצוב זה, טכנולוגיית הריבוי החשמלי של אותות ASI/SDI היא המפתח לקישור הטכני כולו. מכיוון שקצב האות ASI/SDI הנדרש עבור ריבוב הספק בפרויקט גבוה מאוד, הקצב הסטנדרטי מגיע ל -270 Mbit/s, וזה אינו ריבוב אות הומולוגי, קשה ולא כלכלי להכפיל ישירות את האות, והוא צריך ישוחזר תחילה. השעון של כל אות ממיר את האות הטורי המהיר לאות מקביל במהירות נמוכה, ולאחר מכן מתאים את קצב השעון של כל אות דרך מעגל שבבי ה- FIFO כדי להשיג סנכרון עם השעון המקומי, ולאחר מכן מרבב את שני האותות החשמליים באמצעות השבב הניתן לתכנות, ואז לממש את שידור מרבב חלוקת הזמן. רק לאחר סדרה זו של הליכי עיבוד אותות ניתן לממש תהליך דמטפלקסס חלק בקצה המקבל, שהוא גם הנקודה הטכנית העיקרית של העיצוב.
בנוסף, נעילת ריבוב חשמלי היא גם בעיה. ככל שיותר ערוצי האות, המהירות גבוהה יותר, כך הנעילה קשה יותר, והדרישות הטכניות לפריסת לוח הלוח המודרני גבוהות יותר. ניתן לפתור בעיה זו היטב באמצעות טיפולים שונים כגון מיקום סביר של רכיבים שונים וסינון מדעי של עומס.
2. מעגל חומרה
בעיצוב זה, השימוש העיקרי הוא ערכת שבבי הווידאו הדיגיטלי החזקה והיציבה האחרונה של National Semiconductor. שבב הפענוח וההמרה הסדרתית/מקבילה הוא CLC011; שבב ההמרה המקודד והמקביל/סדרתי הוא CLC020; שבב השחזור של השעון הוא LMH0046; שבב השוואת הכבלים האדפטיבי הוא CLC014; שבב CPLD הוא LC4256V מ- LATTICE; שבב ה- FIFO הוא IDT72V2105 מ- IDT.
חלק ההשוואה מתהליך עיבוד המעגלים מוצג באיור 2. ניתן לראות מאיור 2 כי האות הסידורי ASI/SDI קלט חד-קמתי מעוצב מחדש לאחר שעבר במעגל ההשוואה והומר לקבוצה של אותות דיפרנציאליים, שהם מוכן לתהליך שחזור השעון שלאחר מכן. לאחר שעבר את מעגל ההשוואה, איכות האות משתפרת מאוד, וצורות הגל של אות הכניסה והפלט מושוות כפי שמוצג באיור 3.
איור 2 איזון חלק מתהליך עיבוד המעגלים
איור 3 השוואת צורות גל של מעגל השוואות
החלק לשחזור השעון בתהליך עיבוד המעגלים מוצג באיור 4. ניתן לראות מאיור 4 כי מצב העבודה של השבב מוגדר כראוי, שעון 27M מסופק באופן מקומי לשימוש השבב לשחזור השעון, הגבוה המאוזן -אות דיפרנציאל המהירות נכנס לשבב, והאות הטורי משוחזר לאחר עיבוד השבב. אות השעון בו משמש את החלק המפענח הבא של המעגל. במקביל, השבב יכול לתמוך גם בשחזור שעון לאותות בחדות גבוהה.
איור 4 חלק שחזור השעון מתהליך עיבוד המעגלים
תהליך פענוח חלק מהמעגל מוצג באיור 5. ניתן לראות מאיור 5 כי השעון הטורי והנתונים הטוריים ששוחזרו על ידי שבב השחזור השעון נכנסים לשבב הפענוח, לאחר המרה טורית/מקבילה, 10 סיביות נתונים מקבילים ושעון מקביל 27M יוצאים כדי להכין את השעון למעגל ה- FIFO הבא התאם את השימוש. תרשים התזמון של האותות בכל מצב עבודה מוצג באיור 6.
איור 5 פענוח חלק מתהליך עיבוד המעגלים
איור 6 דיאגרמת תזמון אותות של כל מצב
החלק של FIFO בתהליך עיבוד המעגלים מוצג באיור 7. ביניהם, שעון הקריאה משתמש בשעון המקביל 27M ששוחזר על ידי מעגל הקידוד, ושעון הכתיבה משתמש בשעון 27M המקומי. האות המקביל של 10 סיביות העובר דרך FIFO מסונכרן עם השעון המקומי באמצעות התאמה כדי להתכונן לקלט הבא ל- CPLD לצורך ריבוב חשמלי. הליך ההכפלה החשמלית של CPLD הוא כדלקמן, וביניהם 2BP-S הוא הליך ההכפלה, ו- 2BS-P הוא הליך demultiplexing.
איור 7 חלק מ- FIFO מתהליך עיבוד המעגלים
ארכיטקטורה סכמטית של 2BP-S היא
סימן gnd: std_logic: = '0';
סימן vcc: std_logic: = '1';
אות N_25: std_logic;
אות N_12: std_logic;
אות N_13: std_logic;
אות N_15: std_logic;
אות N_16: std_logic;
אות N_17: std_logic;
אות N_21: std_logic;
אות N_22: std_logic;
אות N_23: std_logic;
אות N_24: std_logic;
להתחיל
I30: מפת נמל G_D (CLK => N_25, D => N_13, Q => N_22);
I29: מפת נמל G_D (CLK => N_25, D => N_16, Q => N_23);
I34: מפת נמל G_OUTPUT (I => N_22, O => Q0);
I33: מפת נמל G_OUTPUT (I => N_23, O => Q1);
I2: מפת נמל G_INPUT (I => CLK, O => N_25);
I7: מפת נמל G_INPUT (I => A, O => N_12);
I8: מפת נמל G_INPUT (I => LD, O => N_21);
I6: מפת נמל G_INPUT (I => B, O => N_15);
I12: מפת נמל G_2OR (A => N_17, B => N_24, Y => N_16);
I16: מפת נמל G_2AND1 (AN => N_21, B => N_22, Y => N_24);
I21: מפת נמל G_2AND (A => N_21, B => N_12, Y => N_13);
I20: מפת נמל G_2AND (A => N_21, B => N_15, Y => N_17);
סיום סכמטי;
ארכיטקטורה סכמטית של 2BS-P היא
סימן gnd: std_logic: = '0';
סימן vcc: std_logic: = '1';
אות N_5: std_logic;
אות N_1: std_logic;
אות N_3: std_logic;
אות N_4: std_logic;
להתחיל
I8: מפת נמל G_OUTPUT (I => N_4, O => Q0);
I1: מפת נמל G_OUTPUT (I => N_5, O => Q1);
I2: מפת נמל G_INPUT (I => CLK, O => N_3);
I3: מפת נמל G_INPUT (I => SIN, O => N_1);
I7: מפת נמל G_D (CLK => N_3, D => N_4, Q => N_5);
I4: מפת נמל G_D (CLK => N_3, D => N_1, Q => N_4);
סיום סכמטי;
חלק הקידוד של תהליך עיבוד המעגלים מוצג באיור 8. לאחר קבלת הנתונים, המודול האופטי המקבל משחזר את הנתונים המקבילים ואת השעון הסינכרוני באמצעות תוכנית הדמפלקסציה של ה- CPLD, ולאחר מכן משחזר את האות הטורי המהיר המקורי באמצעות ה- מעגל שבבי קידוד, אשר פלט לבסוף על ידי התקן השידור לאחר שהונע על ידי שבב מנהל הכבלים. השלם את כל תהליך ההעברה. ביניהם, רצף האותות של חלק מעגל הקידוד מוצג באיור 9.
איור 8 חלק קוד מתהליך עיבוד המעגלים
איור 9 דיאגרמת תזמון אותות של מעגל קידוד
3. הערות סיום
העיצוב של ציוד שידור האות סינכרוני ASI/SDI מבוסס CPLD המבוסס על CPLD, משתמש בציוד השידור האופטי החשמלי של ASI/SDI האות העדכני ביותר בטכנולוגיית ריבוב/דמטריפלקס חשמלי, אשר יכול לממש את שידור הכפלות חלוקת הזמן של שני אותות, החלפת ריבוב חלוקת הגלים הקודם הטכנולוגיה מצב העברת אותות א-סינכרוני רב-ערוצי מבוסס חוסך מאוד את עלויות הייצור ומשפר עוד יותר את התחרותיות בשוק של המוצרים.
המוצר השני שלנו:
