תכנון שבבים הוא אחד מסדרי העדיפויות לפיתוח של כל מדינה, והרחבת ענף עיצוב השבבים בסין תסייע בהפחתת התלות של מדינתי בשבבים זרים. במאמרים קודמים, העורך הציג פעם את הזרימה הקדימה וההפוכה של עיצוב השבבים ואת הסיכויים לתכנון השבבים. במאמר זה יציג בפניכם העורך את פרק תכנון השבבים בפועל - אופטימיזציה ומימוש צריכת החשמל של עץ השעון בתכנון שבבי RFID.
סקירה כללית של 1
UHF RFID הוא שבב תגי זיהוי תדר רדיו UHF. השבב מאמץ מצב של אספקת חשמל פסיבית: לאחר קבלת אנרגיית הספק, יחידת ה- RF הקדמית מייצרת אות כוח Vdd כדי לספק את השבב כולו לעבודה. בשל המגבלות של מערכת אספקת החשמל, השבב אינו יכול לייצר כונן זרם גדול, ולכן תכנון הספק נמוך הפך לפריצת דרך מרכזית בתהליך פיתוח השבבים. על מנת לגרום לחלק במעגל הדיגיטלי לייצר צריכת חשמל קטנה ככל האפשר, בתהליך עיצוב המעגלים הלוגיים הדיגיטליים, בנוסף לפשט את מבנה המערכת (פונקציות פשוטות, מכיל רק את מודול הקידוד, מודול הפענוח, מודול יצירת מספרים אקראיים, שעון , מודול איפוס, יחידת בקרת זיכרון כמו גם מודול הבקרה הכולל), תכנון מעגלים א-סינכרוניים מאומץ בתכנון של כמה מעגלים. בתהליך זה ראינו שמכיוון שעץ השעון צורך חלק גדול מצריכת החשמל של ההיגיון הדיגיטלי (כ -30% ומעלה), הפחתת צריכת החשמל של עץ השעון הפכה גם היא לירידה בצריכת החשמל של לוגיקה דיגיטלית והעוצמה של שבב התגים כולו. צעד חשוב לצריכה.
2 הרכב כוח שבב ושיטות להפחתת צריכת החשמל
2.1 הרכב צריכת החשמל
איור 1 הרכב צריכת החשמל של השבב
צריכת חשמל דינמית כוללת בעיקר צריכת חשמל קצרה וצריכת חשמל מרפרפת, שהם המרכיבים העיקריים של צריכת החשמל בתכנון זה. צריכת החשמל בקצר הקצר היא צריכת החשמל הפנימית, הנגרמת על ידי הקצר הקצר המיידי שנגרם על ידי צינור ה- P וצינור ה- N מופעל ברגע מסוים בהתקן. צריכת החשמל של המחזור נגרמת על ידי טעינה ופריקה של קיבולת העומס בפלט של מכשיר ה- CMOS. צריכת חשמל דליפה כוללת בעיקר צריכת חשמל הנגרמת כתוצאה מדליפת תת-סף ודליפת שער.
כיום, שני המקורות החשובים ביותר לצריכת חשמל הם: המרת קיבול ודליפת סף משנה.
2.2 שיטות עיקריות להפחתת צריכת החשמל
איור 2 שיטות עיקריות להפחתת צריכת החשמל של השבב
2.2.1 הפחת את מתח אספקת החשמל Vdd
אי מתח: מודולים שונים משתמשים במתח אספקת חשמל שונה.
קנה מידה של מתח ברמת MulTI: ישנם מספר מקורות מתח באותו מודול. עבור בין מקורות מתח אלה על פי יישומים שונים.
קנה מידה של תדר מתח דינמי: הגרסה המשודרגת של "כוונון מתח רב-מפלסי", המתאימה באופן דינמי את המתח בהתאם לתדר העבודה של כל מודול.
שינוי גודל מתח AdapTIve: גרסה משודרגת של DVFS המשתמשת במעגל משוב שיכול לפקח על התנהגות המעגל כדי להתאים את המתח באופן אדפטיבי.
מעגל תת-סף (העיצוב קשה יותר, והוא עדיין נשאר בתחום המחקר האקדמי)
2.2.2 הפחת תדר f ושיעור מחזור א
אופטימיזציה של קוד (חילוץ גורמים נפוצים, שימוש חוזר במשאבים, בידוד אופרנד, עבודה סדרתית להפחתת צריכת החשמל בשיא וכו ')
שעון מגודר
אסטרטגיה מרובת שעונים
2.2.3 הפחת את קיבול העומס (CL) ואת גודל הטרנזיסטור (Wmos)
צמצם יחידות רציפות
שטח שבב וצמצום אבנית
שדרוג התהליך
2.2.4 צמצם את דליפת זרם הדליפה
מתח סף בקרה (מתח סף) (מתח סף current זרם דליפה ↓ אם משתמשים ב- MTCMOS, VTCMOS, DTCMOS)
לשלוט על מתח השער (שער שער) (על ידי שליטה על מתח מקור השער כדי לשלוט בזרם הדליפה)
ערימת טרנזיסטור (חבר טרנזיסטורים מיותרים בסדרה, הגדל את ההתנגדות להפחתת זרם הדליפה)
ספק כוח מגודד (Power gaTIng או PSO) (כאשר המודול אינו פועל, כבה את החשמל בכדי להפחית ביעילות את זרם הדליפה)
3 אופטימיזציה של צריכת החשמל של עץ השעון בשבב RFID
כאשר השבב עובד, חלק גדול מצריכת החשמל נובע מהמחזור של רשת השעונים. אם רשת השעונים גדולה, אובדן החשמל שנגרם על ידי חלק זה יהיה גדול מאוד. בקרב טכנולוגיות רבות בעלות צריכת חשמל נמוכה, לשעון המגודר יש השפעה מרוסנת ביותר על צריכת החשמל ההפוכה ועל צריכת החשמל הפנימית. בתכנון זה, השילוב של טכנולוגיית שעון מגודרת מרובת רמות ואסטרטגיית ייעול עץ שעון מיוחדת חוסכות חלק גדול מצריכת החשמל. פרויקט זה השתמש במגוון אסטרטגיות אופטימיזציה לצריכת חשמל בתכנון הלוגיקה, וניסה כמה שיטות בסינתזה עורפית ובעיצוב פיזי. באמצעות מספר אופטימיזציה של כוח ואיטרציות בחלק הקדמי ובקצה האחורי, נמצא עיצוב קוד ההיגיון וצריכת החשמל המינימלית גישה משולבת.
4.1 הוסף ידנית שער שעון בשלב RTL
איור 3 תרשים סכמטי של השעון המגודר
מודול data_reg (En, Data, clk, out)
קלט En, clk;
קלט [7: 0] נתונים;
פלט [7: 0] החוצה;
תמיד @ (posedge clk)
אם (En) out = נתונים;
endmodule
מטרת שלב זה היא כפולה בעיקר: הראשונה היא להוסיף יחידת שעון מגודרת כדי לשלוט בקצב התחלופה ולהפחית את צריכת החשמל הדינמית בצורה סבירה יותר על פי ההסתברות למחזור השעון של כל מודול. השנייה היא לייצר רשת שעונים עם מבנה מאוזן ככל האפשר. ניתן להבטיח כי ניתן להוסיף כמה מאגרי שעון בשלב הסינתזה של עץ השעון האחורי כדי להפחית את צריכת החשמל. ניתן להשתמש ישירות ביחידת ICG (Integrated Gating) בספריית תאי היציקה בתכנון הקוד בפועל.
4.2 הכלים בשלב הסינתזה מוכנסים לשער המשולב
איור 4 הכנסת שעון מגודרת במהלך סינתזת ההיגיון
# הגדר אפשרויות לשעון שערים, ברירת המחדל של max_fanout אינה מוגבלת
set_clock_gating_style - תפס תאים \ תאים \
-positive_edge_logic {משולב} \
-control_point לפני \
-Control_signal scan_enable
# צור עץ שעון מאוזן יותר על ידי הכנסת ICGs "מופעלות תמיד"
הגדר את power_cg_all_registers נכון
הגדר את האפשרות power_remove_redundant_ Clock_gate
read_db design.gtech.db
top_design העליון
קישור
מקור העיצוב.סטר.טקל
# הכנס את שער השעון
insert_clock_gating
לעבד
# צור דוח על שער שעון שהוכנס
דוח_שעון_שער
מטרת שלב זה היא להשתמש בכלי המשולב (DC) כדי להכניס אוטומטית את היחידה המגודרת על מנת להפחית עוד יותר את צריכת החשמל.
יש לציין כי הגדרות הפרמטר להכנסת ICG, כגון מניפה מקסימאלית (ככל שהמאוורר גדול יותר, כך החיסכון בחשמל גדול יותר, כך המאוורר מאוזן יותר, כך ההטיה קטנה יותר, בהתאם לעיצוב, כפי שמוצג באיור), והגדרת הפרמטר minimum_bitwidth בנוסף, יש צורך להכניס ICG פתוח בדרך כלל למבני בקרת שערים מורכבים יותר כדי להפוך את מבנה רשת השעון לאיזון יותר.
4.3 מיטוב צריכת החשמל בשלב הסינתזה של עץ השעון
איור 5 השוואה בין שני מבני עץ השעון (א): סוג עומק רב-מפלסי; (ב): סוג שטוח ברמות מעטות
ראשית הציגו את השפעת הפרמטרים המקיפים של עץ השעון על מבנה עץ השעון:
שיפוע: הטיה בשעון, המטרה הכוללת של עץ השעון.
עיכוב הכנסה (Latency): העיכוב הכולל של נתיב השעון, המשמש להגבלת העלייה במספר הרמות של עץ השעון.
Max taranstion: זמן ההמרה המקסימלי מגביל את מספר המאגרים שניתן להניע באמצעות המאגר ברמה הראשונה.
קיבוליות מקסימלית מניפה מקסימאלית: קיבול העומס המרבי ומאוורר מקסימלי מגבילים את מספר המאגרים שניתן להניע באמצעות המאגר ברמה הראשונה.
המטרה הסופית של סינתזת עץ השעון בתכנון כללי היא להפחית את הטיית השעון. הגדלת מספר הרמות והפחתת כל רמה של אוהד תשקיע יותר מאגרים ותאזן בצורה מדויקת יותר את ההשהיה של כל נתיב שעון כדי להשיג הטיה קטנה יותר. אך בעיצוב צריכת חשמל נמוכה, במיוחד כאשר תדר השעון נמוך, דרישות התזמון אינן גבוהות במיוחד, ולכן יש לקוות שניתן יהיה להקטין את קנה המידה של עץ השעון כדי להפחית את צריכת החשמל המיתוגית הדינמית הנגרמת על ידי עץ השעון. כפי שמוצג באיור, על ידי צמצום מספר המפלסים של עץ השעון והגדלת האוהד, ניתן להקטין את גודל עץ השעון ביעילות. עם זאת, עקב הפחתה במספר המאגרים, עץ שעון עם מספר רמות קטן יותר מאשר עץ שעון רב-מפלסי פשוט מאזן בערך את החביון של כל נתיב שעון, ומקבל הטיה גדולה יותר. ניתן לראות כי במטרה להקטין את קנה המידה של עץ השעון, סינתזת עץ השעון בהספק נמוך היא על חשבון הגדלת הטיה מסוימת.
באופן ספציפי לשבב RFID זה, אנו משתמשים בתהליך TSMC 0.18um CMOS LOGIC / MS / RF, ותדר השעון הוא 1.92M בלבד, שהוא נמוך מאוד. בשלב זה, כאשר השעון משמש לסינתזת עץ השעון, השעון הנמוך משמש להפחתת קנה המידה של עץ השעון. סינתזת עץ השעון של צריכת החשמל קובעת בעיקר את אילוצי הטיה, חביון ומעבר. מכיוון שהגבלת האוהד תגדיל את מספר רמות עץ השעון ותגדיל את צריכת החשמל, ערך זה אינו מוגדר. ערך ברירת המחדל בספרייה. בפועל, השתמשנו ב -9 מגבלות שונות של עץ השעון, והאילוצים והתוצאות המקיפות מוצגים בטבלה 1.
סיכום 5
כפי שמוצג בטבלה 1, המגמה הכללית היא שככל שהטיית היעד גדולה יותר, כך גודל עץ השעון הסופי קטן יותר, כך מספר מאגרי עץ השעון קטן יותר, וצריכת החשמל הדינמית והסטטית המקבילה קטנה יותר. זה יחסוך את עץ השעון. מטרת הצריכה. ניתן לראות שכאשר הטיית היעד גדולה מ- 10ns, צריכת החשמל בעצם לא משתנה, אך ערך ההטייה הגדול יביא להידרדרות בתזמון ההמתנה ויגדיל את מספר המאגרים המוחדרים בעת תיקון העיתוי, לכן צריך להתפשר. מהתרשים אסטרטגיה 5 ואסטרטגיה 6 הם הפתרונות המועדפים. בנוסף, כאשר נבחרה הגדרת הטיה אופטימלית, תוכלו גם לראות שככל שערך המעבר גדול יותר, כך צריכת החשמל הסופית נמוכה יותר. ניתן להבין זאת ככל שככל שזמן מעבר אות השעון ארוך יותר, כך האנרגיה הנדרשת קטנה יותר. בנוסף, ניתן להגדיל את הגדרת אילוצי החביון עד כמה שניתן, ולערכו אין השפעה מועטה על התוצאה הסופית של צריכת החשמל.
המוצר השני שלנו:
